vhdl仿真软件(vhdl仿真软件有哪些)

1、可以使用MAXPLUS II软件进行编译仿真简单易上手，不过它只能仿真本身程序的时序功能如果想附带外接电路或者单片机的话，modelsim软件也是不错的选择希望能够采纳。

2、ModelSim是HDL语言专用的仿真软件Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器它采用直接优化的编译技术TclTk技术和单一内核仿真技。

3、Multisim是基于SPICE3F5XSPICE的电路仿真软件，类似的软件很多而VHDL就像其名称一样，是一种硬件描述语言，类似的硬件描述语言是Verilog只有VHDL和Verilog才能描述大规模集成电路Multisim也可以进行VHDL仿真建议还是用Quatus。

4、VHDL是美国军方开发的语言，verilog是在VHDL之后出来的语言VHDL规范性较强，verilog和C类似很灵活也很好学总的来说，verilog的市场比较大仿真软件的话，其实主要是看波形，你可以使用quartus嵌套modelsim来仿真，modelsim的。

5、我本来有multisim10的因为multisim10里面没有VHDL仿真模块，今天又安装了一个multisim2001，这软件有那个模块，现在我在multisim10里面也能调用这个模块了也就是在simulation里面可以点那个VHDL仿真咯具体参考。

6、首先选择左上角菜单的MAX+plusII选项，在其下拉菜单中选择编译器项Compiler，此编译器的功能包括网表文件提取设计文件排错逻辑综合逻辑分配适配结构综合时序仿真文件提取和编程下载文件装配等如图5所示点击Start，开始编译。

7、protel是一款电路设计软件，基本上都是用来画原理图和PCB的属于制作产品时用到的软件Pspice是一款仿真软件，Cadence旗下的产品属于电路研究时用到的软件，属于研发产品时用到的软件Orcad是一个公司，专注仿真领域，并且。

8、创建自己的元器件仿真能力 以SPICE3F5和Xspice的内核作为仿真的引擎，通过Electronic workbench 带有的增强设计功能将数字和混合模式的仿真性能进行优化包括SPICE仿真RF仿真MCU仿真VHDL仿真电路向导等功能。

9、对于大型设计，采用VHDL仿真软件对其进行仿真可以节省时间，可以在设计的早期阶段检测到设计中的错误，从而进行修正，以便尽可能地减少对设计日程计划的影响因为对于大型设计，其综合优化配置往往要花费好几个小时，在综合之前对原代码仿真，就。

10、我看着好像意思是有一个同步的置位一般的reset信号都是异步的很少用同步的复位如果你确实是想要同步复位，那不用管这个warn可能你的原本意思也是异步复位，但是你的代码中写错了一般的同步复位就是process的敏感变量。

11、EDA是电子设计自动化，是一种平台，更通俗的说，各种电子设计，绘图，仿真软件就构成了EDA平台，EDA平台都支持硬件描述语言，VHDL就是一种硬件描述语言，拿VHDL写成代码，可以在EDA平台上如quartus软件上来运行，仿真，综合，下。

12、protel和orcad差不多，都是电路设计软件，包括了原理图设计和PCB设计流程 pspice属于电路仿真软件，对你设计的原理图进行仿真 VHDL是一种用于CPLD或是FPGA的芯片级逻辑设计语言 前三种protelorcadpspice，仅仅是软件而已。

13、再新建一个激励文件可以是波形激励文件然后保存，仿真即可。

14、当用vcs对vhdl和verilog语言混合仿真时，遇到verilog语言的模块的信号无dump波形，解决方法在vcs仿真脚本中加入debug_access+all就可以仿真出波形vcs#160 full64 debug_access+all。

15、VHDL 的英文全名是VHSIC Hardware Description LanguageVHSIC硬件描述语言VHSIC是Very High Speed Integrated Circuit的缩写，是20世纪80年代在美国国防部的资助下始创的，并最终导致了VHDL语言的出现1987 年底，VHDL被 IEEE。

16、我今天刚刚解决了这个问题 我的问题在于我的工程文件建在了e盘，而我的软件装在了c盘，当我把工程文件重新建立在安装软件时的那个c盘的文件夹时，就不会报错了。